

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 04-217322

(43)Date of publication of application : 07.08.1992

(51)Int.Cl. H01L 21/3205  
H01L 29/40  
H01L 29/784

(21)Application number : 02-403538 (71)Applicant : SEIKOSHA CO LTD

NIPPON PRECISION  
CIRCUITS KK

(22)Date of filing : 19.12.1990 (72)Inventor : TANAKA SAKAE

SHIRAI KATSUO  
OGIWARA YOSHIHISA

## (54) GATE WIRING OF FILM TRANSISTOR CIRCUIT

### (57)Abstract:

PURPOSE: To provide the gate wiring of a film transistor circuit, where favorable ohmic contact can be gotten even if the gate wiring is put in the three-layer structure of Ta/Cu/Ta.

CONSTITUTION: The gate wiring of a film transistor is constituted of, from the side of the lower layer, the first metallic layer 12, the second metallic layer 13, which has copper for its main ingredient, and the third metallic layer 14, and the third metallic layer 14 is made of metal such as molybdenum (Mo), chromium (Cr), or the like, where favorable ohmic contact can be gotten between connection layers.



(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平4-217322

(43)公開日 平成4年(1992)8月7日

(51)Int.Cl. <sup>5</sup> H 01 L 21/3205 29/40 29/784	識別記号 A 7738-4M	序内整理番号 7353-4M 9056-4M	F I H 01 L 21/88 29/78	技術表示箇所 R 3 1 1 G
審査請求 未請求 請求項の数2(全3頁)				

(21)出願番号 特願平2-403538

(22)出願日 平成2年(1990)12月19日

(71)出願人 000002381  
株式会社精工舎  
東京都中央区京橋2丁目6番21号  
(71)出願人 390009667  
日本ブレシジョン・サーキツ株式会社  
東京都中央区八丁堀4丁目5番4号  
(72)発明者 田中 栄  
東京都墨田区太平四丁目1番1号 株式会  
社精工舎内  
(72)発明者 白井 勝夫  
東京都中央区八丁堀4丁目5番4号 日本  
ブレシジョン・サーキツ株式会社内  
(74)代理人 弁理士 松田 和子


最終頁に続く

(54)【発明の名称】 薄膜トランジスタ回路のゲート配線

(57)【要約】 (修正有)

【目的】 ゲート配線を、Ta / Cu / Ta の3層構造としても良好なオーミックコンタクトが得られる薄膜トランジスタ回路のゲート配線を提供する。

【構成】 本発明では、薄膜トランジスタのゲート配線を、下層側から第1金属層12、銅を主成分とする第2金属層13および第3金属層14で構成し、第3金属層14をモリブデン(Mo)やクロム(Cr)等、接続層との間で良好なオーミックコンタクトが得られる金属で形成した。



1

2

## 【特許請求の範囲】

【請求項1】 絶縁基板の主表面側に形成された第1金属層と、上記第1金属層上に上記第1金属層と略同一形状で形成され、銅(Cu)を主成分とする第2金属層と、上記第2金属層上に上記第2金属層と略同一形状で形成され、その上に接続される接続層に対して良好なオーミックコンタクトが得られる第3金属層とからなる薄膜トランジスタ回路のゲート配線。

【請求項2】 上記第3金属層はモリブデン(Mo)またはクロム(Cr)を主成分とした材料で構成されている請求項1に記載の薄膜トランジスタ回路のゲート配線。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】 本発明は薄膜トランジスタ回路のゲート配線に関する。

## 【0002】

【従来の技術】 薄膜トランジスタをアレイ状に形成したもの(以下、薄膜トランジスタアレイという。)では、ゲート電極およびゲート配線の抵抗値を低減するためにゲート電極およびゲート配線に銅(Cu)を用いたものがある。通常は、銅層を保護するために、銅層の上下にタンタル(Ta)層を形成し、Ta/Cu/Taの3層構造としている。

## 【0003】

【発明が解決しようとする課題】 しかしながら、上記従来のゲート配線構造では、タンタルを用いて上層が形成されているため、その表面が容易に酸化されて酸化タンタルが形成される。そのため、タンタル層上に接続される接続層との間で良好なオーミックコンタクトを得ることが難しい、という問題点があった。

【0004】 本発明の目的は、ゲート配線を3層構造にしても良好なオーミックコンタクトが得られる薄膜トランジスタ回路のゲート配線を提供することである。

## 【0005】

【課題を解決するための手段】 本発明における薄膜トランジスタ回路のゲート配線は、3層構造のゲート配線の上層を、その上に接続される接続層に対して良好なオーミックコンタクトが得られる金属層(例えば、モリブデン(Mo)やクロム(Cr)等の金属を主成分とする金属層)で形成したものである。

## 【0006】

【実施例】 図1～図3は、薄膜トランジスタアレイのゲート電極およびゲート配線の製造工程を示した断面図である。

【0007】 絶縁基板11にはガラスが用いられる。第1金属層12にはチタン(Ti)層が用いられ、その層厚は50～100nmである。第2金属層13には銅(Cu)層が用いられ、その層厚は200nmである。第3金属層14にはモリブデン(Mo)層またはクロム

10

20

30

40

50

(Cr)層が用いられ、その層厚は50nmである。

【0008】 つぎに、図1～図3を用いて製造工程の説明をする。

## 【0009】

(A) 絶縁基板11上に、第1金属層12となるチタン層をスパッタリング法で形成する。チタン層はガラス基板11に対する付着力が強く、膜剥がれが生じ難い。引き続き第1金属層12上に、第2金属層13となる銅層をスパッタリング法で形成する。引き続き第2金属層13上に、第3金属層14となるモリブデン層またはクロム層をスパッタリング法で形成する。第3金属層14上に、ゲート電極およびゲート配線の平面形状を有するマスク層15を、フォトレジストを用いて形成する(図1参照)。

## 【0010】

(B) マスク層15をマスクとして、第1金属層12、第2金属層13および第3金属層14をエッチングする。第3金属層14および第2金属層13は同一のウエットエッチング液を用いてウエットエッチングする。エッチング液には、硝酸+酢酸+硝酸第2セリウムアンモニウム( $Ce(NH_4)_2(NO_3)_6$ )の混合水溶液を用いる。なお、第3金属層14としてモリブデン層を用いる場合には、必ずしも硝酸を混合する必要はない。第3金属層14および第2金属層13の側壁をテーパー状に形成するには、エッチング液に含まれる酸化剤(酢酸、硝酸)の混合割合を適宜選定し、第3金属層14のエッチングレートを第2金属層13のエッチングレートよりも大にすればよい。第3金属層14および第2金属層13をエッチング後、希フッ酸ボイルまたはリン酸水溶液ボイルにより第1金属層12をエッチングする。なお、CF4ガス等を用いたドライエッチング法で第1金属層12をエッチングしてもよい(図2参照)。

## 【0011】

(C) マスク層15を除去し、テーパー形状を有するゲート電極およびゲート配線が形成される(図3参照)。

【0012】 図4は、薄膜トランジスタアレイにおける薄膜トランジスタの断面図である。

【0013】 この薄膜トランジスタは、図1～図3の工程でゲート電極およびゲート配線を形成した後、ゲート絶縁層となる空化シリコン層15(層厚100～150nm)および酸化シリコン層16(層厚400～500nm)、アモルファスシリコン層17、n+アモルファスシリコン層18、ソース電極およびドレイン電極となるITO(インジウムティンオキサイド)層19を形成することにより作成される。

【0014】 図5は、薄膜トランジスタアレイにおけるゲート配線の終端部付近を示した断面図であり、図4に示した薄膜トランジスタの形成と同時に作成されるものである。したがって、空化シリコン層15、酸化シリコン層16およびITO層19は、図4に同一番号を付し

3

たものと同時に形成されるものである。なお、図5に示したITO層19（接続層）は、ゲート配線を外部回路と接続するための接続端子となるものである。

【0015】以上述べた実施例では、第3金属層14を形成する金属をモリブデンまたはクロムとしたが、他の金属を主成分としたものでもよい。ゲート電極に関していえば、ウエットエッチングが容易な金属を主成分とするものであればよい。特に、第3金属層（銅層）14と第2金属層13とを同一のウエットエッチング液を用いてエッチングできるものが好ましい。また、ゲート配線に関していえば、ITO層19等を用いた導電性の接続層に対して、良好なオーミックコンタクトが得られる金属を主成分とするものであればよい。

## 【0016】

【発明の効果】本発明では、3層構造のゲート配線の上層とその上に接続される接続層との間で、良好なオーミックコンタクトが得られる。

## 【図面の簡単な説明】

【図1】本発明に係わる実施例であり、薄膜トランジス

4

タアレイのゲート電極およびゲート配線の製造工程を示した断面図である。

【図2】本発明に係わる実施例であり、薄膜トランジスタアレイのゲート電極およびゲート配線の製造工程を示した断面図である。

【図3】本発明に係わる実施例であり、薄膜トランジスタアレイのゲート電極およびゲート配線の製造工程を示した断面図である。

【図4】本発明に係わる実施例であり、薄膜トランジスタアレイにおける薄膜トランジスタの断面図である。

【図5】本発明に係わる実施例であり、薄膜トランジスタアレイにおけるゲート配線の終端部付近を示した断面図である。

## 【符号の説明】


11……絶縁基板

12……第1金属層


13……第2金属層

14……第3金属層


【図1】




【図2】




【図3】



【図4】



【図5】



フロントページの続き

(72)発明者 萩原 芳久

東京都中央区八丁堀四丁目5番4号 日本  
プレシジョン・サーキツツ株式会社内